關(guān)于pcb線路板可靠性測試方法主要分為兩個類型：分板級測試和芯片測試，板級測試又分無源測試，有源測試。板級測試的目的是驗證在當(dāng)前特定的線路板上，板材、拓?fù)浣Y(jié)構(gòu)、走線長度等等都已固化的情況下，信號質(zhì)量如何。芯片測試的目的是驗證這款芯片，它的各項性能最好能到什么程度、最薄弱的環(huán)節(jié)又在哪。因為芯片測試的儀器是誤碼儀，跟板級測試的手段、目的都不相同，所以今天我們先講講板級測試中的有源測試，芯片測試放到下次再講。

關(guān)于pcb線路板可靠性測試問的最多的問題是"電路板測試的具體步驟、需要測試哪些參數(shù)、如何看懂波形及如何從波形上判斷信號質(zhì)量?！边@個問題看似寥寥兩行，其實是個范圍非常大的問題。

不同的信號有不同的可靠性測試方法:比如接口測試，應(yīng)先得有個test fixture，將板子上的信號引到fixture上，再用SMA cable或者probe進(jìn)行測試，典型的有HDMI、USB、PCIE、 網(wǎng)口等,如果你是板內(nèi)信號測試，那你就在板上的測試點上用probe進(jìn)行點測。

其欺，不同的信號需要可靠性測試的參數(shù)不同:有的要測skew ,對間對內(nèi)的skew都要測，典型就是各種顯示接口，如HDMI ;有的要測波形、時序，像需要參考外部時鐘采樣的信號基本都要測，或I2C、DDR等，像I2C這種菊花鏈結(jié)構(gòu)信號，總線上會掛多個device，每個device有自己唯一的地址代碼，因此要根據(jù)地址代碼把每個device都測到; 有的僅需測眼圖即可，內(nèi)嵌時鐘信號的serdes信號都屬于這種，好比PCIE ;有的要測板子工作時的極限情況,比如所有設(shè)備都插上同時工作時的電壓跌落、插拔動作造成的浪涌，典型的就是USB ;有的要測試晶振出來時鐘信號的頻率及偏差，此時不能示波器測，要用頻率計測(由于頻率計的操作實在是太簡單了，就不展開講了) ;前面列舉的”有...的”都是針對信號，電源除 了要分別測輕載、重載時的電源壓降、紋波噪聲，有時還要測power on、power off的時序。

從設(shè)計階段簡單介紹pcb線路板可靠性測試的過程！

設(shè)計線路板時要考慮到這根信號是否有可靠性測試需求,通常這個DFT ( Design ForTest )檢查會放在設(shè)計基本完成時做。若有測試需求,檢查在RX BGA端附近有沒有過孔或AC耦合電容,有就不需要再額外添加可靠性測試點,以避免引入多余的東西: -個開窗的圓形焊盤.肯定比你的走線要寬得多,這對于信號來說會額外增加一一個阻抗不連續(xù)點。如果芯片直接表層出線且在芯片BGA焊盤500mil以內(nèi)都沒有“天然的”測試點,那就需要人工額外加測試點了,測試點的要求是:位置加在500mil以內(nèi),越近越好,圓形測試點的直徑越小越好, -般20mil。

做好后的線路板工廠會用TDR做基本的阻抗測試,但板廠做的是阻抗條測試,不是你板上真正的鏈路。一般你會拿到- -兩片光板,方便你自己做板內(nèi)鏈路的阻抗測試，等PCBA貼片焊接完成后,線路板上電正常的才會拿去做SI測試。

以一個DDR4- 2400的地址信號測試為例簡單介紹可靠性測試過程:先選一臺帶寬≥6GHz的示波器,加-根單端探棒、一根差分探棒 ;挑選最近、最遠(yuǎn)兩個顆粒;單端、差分探棒分別點在賴粒端的地址、時鐘信號上。

結(jié)果發(fā)現(xiàn)最近的顆粒上在400mV- 500mV間地址信號存在明顯的回溝。功能測試也發(fā)現(xiàn)DDR4信號有誤碼,甚至都不能初始化。

回溝是由于顆粒感受到的阻抗不匹配造成的,因為DDR的地址信號大多數(shù)情況下都是一拖多的結(jié)構(gòu),每一個顆粒處在鏈路的不同位置,所以多重反射后每個顆粒感受的阻抗也是不一樣的，調(diào)整了走線以使減弱阻抗不匹配的反射程度,調(diào)整后顆粒die.上所有的地址信號回溝都遠(yuǎn)離了VIL/VIH。